Navegación Anónima - Tor+Privoxy

Sumario

Introducción
Preliminares
Tor
Privoxy
Configuración de Tor+Privoxy
Configuración de los navegadores
Iniciamos Tor
Enlaces

Introducción

En este manual trataremos la instalación desde código fuente de Tor, una aplicación que permite navegar de forma anónima por Internet y de Privoxy, que basicamente es un proxy que filtra todos los contenidos no deseables por el usuario en su navegación (publicidad, cookies, etc.) y que el uso de los dos en combinación hace que nuestra navegación gane en seguridad y privacidad.

Preliminares

1) Comprobar que la ruta de instalación de los binarios del programa la tenemos en nuestro PATH

Abrimos una ventana de terminal y ejecutamos el siguiente comando:

[jose@Fedora-18 ~]$ echo $PATH

/usr/lib/qt-3.3/bin:/usr/local/bin:/usr/bin:/bin:/usr/local/sbin:/usr/sbin:/sbin:/home/jose/bin

Si no aparece entre las rutas mostradas el directorio /usr/local/bin, abrimos un editor de texto y añadimos lo siguiente:

#!/bin/sh



export PATH=/usr/local/bin:$PATH

Lo guardamos con el nombre variables.sh, y lo instalamos en /etc/profile.d.

$ su -c "install -m755 variables.sh /etc/profile.d"

Tenemos que cerrar el emulador de terminal y volverlo a abrir para que la variable de entorno aplicada sea efectiva. Es conveniente guardar una copia de este script para posteriores instalaciones de nuestro sistema, teniendo en cuenta que es el que se va a utilizar a partir de ahora en todos los manuales de esta web, para establecer variables de entorno globales, excepto en aquellas que sólo afectan al usuario, en las que se utilizará el archivo de configuración personal, ~/.bashrc.

La ventaja de utilizar el directorio /etc/profile.d es que es común a todas las distribuciones y nos evita tener que editar otros archivos del sistema como por ejemplo, /etc/profile.

2) Desinstalar versiones anteriores del programa ubicadas en el directorio /usr

Aún en el caso de que la versión a compilar la vayamos a instalar en el mismo directorio que la que proporciona la distribución, siempre se debe desinstalar previamente la versión antigua, para evitar conflictos innecesarios.

Tor

Instalación

Dependencias

Herramientas de Compilación

Entre paréntesis la versión con la que se ha compilado Tor para la elaboración de este documento.

* GCC - (14.2.0) o Clang - (19.1.2)
* Gawk - (5.3.1)
* M4 - (1.4.19)
* Make - (4.4.1)
* Automake - (1.17)
* Autoconf - (2.72)
* Pkg-config - (0.29.2)

Librerías de Desarrollo

* Libcap - (2.70)
* Libevent - (2.1.12)
* Libscrypt - (1.22)
* Libseccomp - (2.5.5)
* Libzstd - (1.5.6)
* OpenSSL - (3.3.2)
* XZ Utils - (5.6.3)
* Zlib - (1.3.1)

Descarga

tor-0.4.8.13.tar.gz

Optimizaciones

$ export
{C,CXX}FLAGS='-O3 -march=znver3 -mtune=znver3'

Donde pone znver3 se indica el procesador respectivo de cada sistema seleccionándolo de la siguiente tabla:
Nota informativa sobre las optimizaciones para GCC
* La opción '-march=' establece el procesador mínimo con el que funcionará el programa compilado, la opción '-mtune=' el procesador específico para el que será optimizado. * Los valores separados por comas, son equivalentes, es decir, que lo mismo da poner '-march=k8' que '-march=athlon64'. * En versiones de GCC 3.2 e inferiores se utiliza la opción '-mcpu=' en lugar de '-mtune='.
Nota informativa sobre las optimizaciones para Clang
* La opción '-mtune=' está soportada a partir de la versión 3.4 de Clang. * Los valores de color azul no son compatibles con Clang. * Las filas con el fondo de color amarillo son valores exclusivos de Clang y, por lo tanto, no son aplicables con GCC.
Valores	CPU
Genéricos
generic	Produce un código binario optimizado para la mayor parte de procesadores existentes. Utilizar este valor si no sabemos el nombre del procesador que tenemos en nuestro equipo. Este valor sólo es aplicable en la opción '-mtune=', si utilizamos GCC. Esta opción está disponible a partir de GCC 4.2.
native	Produce un código binario optimizado para el procesador que tengamos en nuestro sistema, siendo éste detectado utilizando la instrucción cpuid. Procesadores antiguos pueden no ser detectados utilizando este valor. Esta opción está disponible a partir de GCC 4.2.
x86-64	Procesador genérico con extensiones 64-bit. Esta opción está disponible a partir de GCC 8 y Clang 1.9.
x86-64-v2	Procesador genérico con con soporte de instrucciones X86-64 (MMX, SSE, SSE2, LAHFSAHF, POPCNT, SSE3, SSE4.1, SSE4.2, SSSE3) y extensiones 64-bit. Esta opción está disponible a partir de GCC 11 y Clang 12.
x86-64-v3	Procesador genérico con con soporte de instrucciones X86-64 (MMX, SSE, SSE2, LAHFSAHF, POPCNT, SSE3, SSE4.1, SSE4.2, SSSE3, AVX, AVX2, F16C, FMA, LZCNT, MOVBE, XSAVE, XSAVEC, FMA4) y extensiones 64-bit. Esta opción está disponible a partir de GCC 11 y Clang 12.
x86-64-v4	Procesador genérico con con soporte de instrucciones X86-64 (MMX, SSE, SSE2, LAHFSAHF, POPCNT, SSE3, SSE4.1, SSE4.2, SSSE3, AVX, AVX2, F16C, FMA, LZCNT, MOVBE, XSAVE, XSAVEC, AVX512, FMA4) y extensiones 64-bit. Esta opción está disponible a partir de GCC 11* y Clang 12.
Intel
alderlake	Intel Alderlake con soporte de instrucciones x86-64 (MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, CLWB, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VNNI, AVX512BF16, MOVDIRI, MOVDIR64B, AVX512VP2INTERSECT, ENQCMD, CLDEMOTE, PTWRITE, WAITPKG, SERIALIZE, TSXLDTRK, UINTR, AMX-BF16, AMX-TILE, AMX-INT8, AVX-VNNI) y extensiones 64-bit. Esta opción está disponible a partir de GCC 11 y Clang 12.
arrowlake	Intel Arrow Lake con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PREFETCHW, PCLMUL, RDRND, XSAVE, XSAVEC, XSAVES, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, GFNI-SSE, CLWB, MOVDIRI, MOVDIR64B, CLDEMOTE, WAITPKG, ADCX, AVX, AVX2, BMI, BMI2, F16C, FMA, LZCNT, PCONFIG, PKU, VAES, VPCLMULQDQ, SERIALIZE, HRESET, KL, WIDEKL, AVX-VNNI, UINTR, AVXIFMA, AVXVNNIINT8, AVXNECONVERT, CMPCCXADD y extensiones 64-bit. Esta opción está disponible a partir de GCC 14.
arrowlake-s	Intel Arrow Lake S con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PREFETCHW, PCLMUL, RDRND, XSAVE, XSAVEC, XSAVES, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, GFNI-SSE, CLWB, MOVDIRI, MOVDIR64B, CLDEMOTE, WAITPKG, ADCX, AVX, AVX2, BMI, BMI2, F16C, FMA, LZCNT, PCONFIG, PKU, VAES, VPCLMULQDQ, SERIALIZE, HRESET, KL, WIDEKL, AVX-VNNI, UINTR, AVXIFMA, AVXVNNIINT8, AVXNECONVERT, CMPCCXADD, AVXVNNIINT16, SHA512, SM3, SM4 y extensiones 64-bit. Esta opción está disponible a partir de GCC 14.
atom	Intel Atom con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3 y extensiones 64-bit. Esta opción está disponible desde GCC 4.6, hasta GCC 4.8. A partir de GCC 4.9 se utiliza la definición bonnell.
bonnell	Intel Bonnell con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3 y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.9.
broadwell	Intel Broadwell con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.9 y Clang 3.6.
cannonlake	Intel Cannonlake Server con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VBMI, AVX512IFMA, SHA, UMIP y extensiones 64-bit. Esta opción está disponible a partir de GCC 8 y Clang 3.9.
cascadelake	Intel Cascadelake con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, CLWB, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VNNI y extensiones 64-bit. Esta opción está disponible a partir de GCC 9 y Clang 8.
clearwaterforest	Intel Clearwater Forest con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PREFETCHW, PCLMUL, RDRND, XSAVE, XSAVEC, XSAVES, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, GFNI-SSE, CLWB, MOVDIRI, MOVDIR64B, CLDEMOTE, WAITPKG, ADCX, AVX, AVX2, BMI, BMI2, F16C, FMA, LZCNT, PCONFIG, PKU, VAES, VPCLMULQDQ, SERIALIZE, HRESET, KL, WIDEKL, AVX-VNNI, ENQCMD, UINTR, AVXIFMA, AVXVNNIINT8, AVXNECONVERT, CMPCCXADD, AVXVNNIINT16, SHA512, SM3, SM4, USER_MSR, PREFETCHI y extensiones 64-bit. Esta opción está disponible a partir de GCC 14 y Clang 18.
cooperlake	Intel Cooper Lake con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, CLWB, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VNNI, AVX512BF16 y extensiones 64-bit. Esta opción está disponible a partir de GCC 10 y Clang 9.
core2	Intel Core2 con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3 y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.3.
core-avx2	Intel Core (Haswell). Esta opción está disponible desde GCC 4.6, hasta GCC 4.8. A partir de GCC 4.9 se utiliza la definición haswell.
core-avx-i	Intel Core (ivyBridge) con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, AVX, AES, PCLMUL, FSGSBASE, RDRND, F16C y extensiones 64-bit. Esta opción está disponible desde GCC 4.6, hasta GCC 4.8. A partir de GCC 4.9 se utiliza la definición ivybridge.
corei7	Intel Core i7 con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1 y SSE4.2 y extensiones 64-bit. Soporta también los procesadores Intel Core i3 e i5. Esta opción está disponible desde GCC 4.6, hasta GCC 4.8. A partir de GCC 4.9 se utiliza la definición nehalem.
corei7-avx	Intel Core i7 con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, AVX, AES y PCLMUL y extensiones 64-bit. Soporta también los procesadores Intel Core i3 e i5. Esta opción está disponible desde GCC 4.6, hasta GCC 4.8. A partir de GCC 4.9 se utiliza la definición sandybridge.
emeraldrapids	Intel Emerald Rapids. Esta opción está disponible a partir de GCC 13 y Clang 16.
goldmont	Intel Goldmont con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PCLMUL, RDRND, XSAVE, XSAVEOPT, FSGSBASE y extensiones 64-bit. Esta opción está disponible a partir de GCC 9 y Clang 5.
goldmont-plus	Intel Goldmont Plus con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PCLMUL, RDRND, XSAVE, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, UMIP y extensiones 64-bit. Esta opción está disponible a partir de GCC 9 y Clang 7.
grandridge	Intel Grand Ridge con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PREFETCHW, PCLMUL, RDRND, XSAVE, XSAVEC, XSAVES, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, GFNI-SSE, CLWB, MOVDIRI, MOVDIR64B, CLDEMOTE, WAITPKG, ADCX, AVX, AVX2, BMI, BMI2, F16C, FMA, LZCNT, PCONFIG, PKU, VAES, VPCLMULQDQ, SERIALIZE, HRESET, KL, WIDEKL, AVX-VNNI, AVXIFMA, AVXVNNIINT8, AVXNECONVERT, CMPCCXADD, RAOINT y extensiones 64-bit. Esta opción está disponible a partir de GCC 13 y Clang 16.
graniterapids	Intel Grand Ridge con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, CX16, SAHF, FXSR, AVX, XSAVE, PCLMUL, FSGSBASE, RDRND, F16C, AVX2, BMI, BMI2, LZCNT, FMA, MOVBE, HLE, RDSEED, ADCX, PREFETCHW, AES, CLFLUSHOPT, XSAVEC, XSAVES, SGX, AVX512F, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, PKU, AVX512VBMI, AVX512IFMA, SHA, AVX512VNNI, GFNI, VAES, AVX512VBMI2, VPCLMULQDQ, AVX512BITALG, RDPID, AVX512VPOPCNTDQ, PCONFIG, WBNOINVD, CLWB, MOVDIRI, MOVDIR64B, AVX512VP2INTERSECT, ENQCMD, CLDEMOTE, PTWRITE, WAITPKG, SERIALIZE, TSXLDTRK, UINTR, AMX-BF16, AMX-TILE, AMX-INT8, AVX-VNNI, AVX512-FP16, AVX512BF16, AMX-FP16, PREFETCHI y extensiones 64-bit. Esta opción está disponible a partir de GCC 13 y Clang 16.
graniterapids-d	Intel Granite Rapids D con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, CX16, SAHF, FXSR, AVX, XSAVE, PCLMUL, FSGSBASE, RDRND, F16C, AVX2, BMI, BMI2, LZCNT, FMA, MOVBE, HLE, RDSEED, ADCX, PREFETCHW, AES, CLFLUSHOPT, XSAVEC, XSAVES, SGX, AVX512F, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, PKU, AVX512VBMI, AVX512IFMA, SHA, AVX512VNNI, GFNI, VAES, AVX512VBMI2, VPCLMULQDQ, AVX512BITALG, RDPID, AVX512VPOPCNTDQ, PCONFIG, WBNOINVD, CLWB, MOVDIRI, MOVDIR64B, ENQCMD, CLDEMOTE, PTWRITE, WAITPKG, SERIALIZE, TSXLDTRK, UINTR, AMX-BF16, AMX-TILE, AMX-INT8, AVX-VNNI, AVX512FP16, AVX512BF16, AMX-FP16, PREFETCHI, AMX-COMPLEX y extensiones 64-bit. Esta opción está disponible a partir de GCC 14 y Clang 17.
haswell	Intel Haswell con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.9.
i386	Intel i386.
i486	Intel i486.
i586, pentium	Intel Pentium sin soporte de instrucciones MMX.
i686	Produce un código binario optimizado para la mayor parte de procesadores compatibles con la serie 80686 de Intel. Todos los actuales lo son.
icelake-client	Intel Icelake Client con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VBMI, AVX512IFMA, SHA, CLWB, UMIP, RDPID, GFNI, AVX512VBMI2, AVX512VPOPCNTDQ, AVX512BITALG, AVX512VNNI, VPCLMULQDQ, VAES y extensiones 64-bit. Esta opción está disponible a partir de GCC 8 y Clang 7.
icelake-server	Intel Icelake Server con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VBMI, AVX512IFMA, SHA, CLWB, UMIP, RDPID, GFNI, AVX512VBMI2, AVX512VPOPCNTDQ, AVX512BITALG, AVX512VNNI, VPCLMULQDQ, VAES, PCONFIG, WBNOINVD y extensiones 64-bit. Esta opción está disponible a partir de GCC 8 y Clang 7.
intel	Intel Haswell y Silvermont. Este valor sólo es aplicable en la opción '-mtune='. Esta opción está disponible a partir de GCC 4.9.
ivybridge	Intel Ivy Bridge con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AES, PCLMUL, FSGSBASE, RDRND, F16C y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.9.
knl	Intel Knights Landing con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, AVX512F, AVX512PF, AVX512ER y extensiones 64-bit. Esta opción está disponible a partir de GCC 5 y Clang 3.4.
knm	Intel Knights Mill con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, AVX512F, AVX512PF, AVX512ER, AVX512CD, AVX5124VNNIW, AVX5124FMAPS, AVX512VPOPCNTDQ y extensiones 64-bit. Esta opción está disponible a partir de GCC 8 y Clang 6.
lakemont	Intel Quark Lakemont MCU, basado en el procesador Intel Pentium. Esta opción está disponible a partir de GCC 6 y Clang 3.9.
lunarlake	Intel Lunar Lake. Esta opción está disponible a partir de GCC 14 y es equivalente a la opción arrowlake-s.
meteorlake	Intel Meteor Lake. Esta opción está disponible a partir de GCC 13 y Clang 16.
nehalem	Intel Nehalem con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.9.
nocona	Versión mejorada de Intel Pentium4 con soporte de instrucciones MMX, SSE, SSE2, SSE3 y extensiones 64-bit.
pantherlake	Intel Panther Lake con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PREFETCHW, PCLMUL, RDRND, XSAVE, XSAVEC, XSAVES, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, GFNI-SSE, CLWB, MOVDIRI, MOVDIR64B, CLDEMOTE, WAITPKG, ADCX, AVX, AVX2, BMI, BMI2, F16C, FMA, LZCNT, PCONFIG, PKU, VAES, VPCLMULQDQ, SERIALIZE, HRESET, KL, WIDEKL, AVX-VNNI, UINTR, AVXIFMA, AVXVNNIINT8, AVXNECONVERT, CMPCCXADD, AVXVNNIINT16, SHA512, SM3, SM4, PREFETCHI y extensiones 64-bit. Esta opción está disponible a partir de GCC 14 y Clang 18.
penryn	Intel Penryn con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3 y SSE4.1.
pentiumpro	Intel PentiumPro.
pentium2	Intel Pentium2 basado en PentiumPro con soporte de instrucciones MMX.
pentium3, pentium3m	Intel Pentium3 basado en PentiumPro con soporte de instrucciones MMX y SSE.
pentium4, pentium4m	Intel Pentium4 con soporte de instrucciones MMX, SSE y SSE2.
pentium-m	Versión de bajo consumo de Intel Pentium3 con soporte de instrucciones MMX, SSE y SSE2. Utilizado por los portátiles Centrino.
pentium-mmx	Intel PentiumMMX basado en Pentium con soporte de instrucciones MMX.
prescott	Versión mejorada de Intel Pentium4 con soporte de instrucciones MMX, SSE, SSE2 y SSE3.
raptorlake	Intel Raptor Lake. Esta opción está disponible a partir de GCC 13 y Clang 16.
rocketlake	Intel Rocket Lake con soporte de instrucciones x86-64 (MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VBMI, AVX512IFMA, SHA, CLWB, UMIP, RDPID, GFNI, AVX512VBMI2, AVX512VPOPCNTDQ, AVX512BITALG, AVX512VNNI, VPCLMULQDQ, VAES) y extensiones 64-bit. Esta opción está disponible a partir de GCC 11 y Clang 13.
sandybridge	Intel Sandy Bridge con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AES, PCLMUL y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.9 y Clang 3.6.
sapphirerapids	Intel Sapphire Rapids con soporte de instrucciones x86-64 (MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, CLWB, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VNNI, AVX512BF16, MOVDIRI, MOVDIR64B, AVX512VP2INTERSECT, ENQCMD, CLDEMOTE, PTWRITE, WAITPKG, SERIALIZE, TSXLDTRK, UINTR, AMX-BF16, AMX-TILE, AMX-INT8, AVX-VNNI) y extensiones 64-bit. Esta opción está disponible a partir de GCC 11 y Clang 12.
silvermont	Intel Silvermont con soporte de instrucciones MOVBE, MMX, SSE, MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PCLMU, RDRND y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.9 y Clang 3.6.
sierraforest	Intel Sierra Forest con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PREFETCHW, PCLMUL, RDRND, XSAVE, XSAVEC, XSAVES, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, GFNI-SSE, CLWB, MOVDIRI, MOVDIR64B, CLDEMOTE, WAITPKG, ADCX, AVX, AVX2, BMI, BMI2, F16C, FMA, LZCNT, PCONFIG, PKU, VAES, VPCLMULQDQ, SERIALIZE, HRESET, KL, WIDEKL, AVX-VNNI, AVXIFMA, AVXVNNIINT8, AVXNECONVERT, CMPCCXADD y extensiones 64-bit. Esta opción está disponible a partir de GCC 13 y Clang 16.
skylake	Intel Skylake con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES y extensiones 64-bit. Esta opción está disponible a partir de GCC 6 y Clang 3.6.
skylake-avx512	Intel Skylake Server con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, AVX512VL, AVX512BW, AVX512DQ, AVX512CD y extensiones 64-bit. Esta opción está disponible a partir de GCC 6 y Clang 3.9.
tigerlake	Intel Tiger Lake con soporte de instrucciones OVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, PKU, AVX, AVX2, AES, PCLMUL, FSGSBASE, RDRND, FMA, BMI, BMI2, F16C, RDSEED, ADCX, PREFETCHW, CLFLUSHOPT, XSAVEC, XSAVES, AVX512F, AVX512VL, AVX512BW, AVX512DQ, AVX512CD, AVX512VBMI, AVX512IFMA, SHA, CLWB, UMIP, RDPID, GFNI, AVX512VBMI2, AVX512VPOPCNTDQ, AVX512BITALG, AVX512VNNI, VPCLMULQDQ, VAES, PCONFIG, WBNOINVD, MOVDIRI, MOVDIR64B, AVX512VP2INTERSECT y extensiones 64-bit. Esta opción está disponible a partir de GCC 10 y Clang 10.
tremont	Intel Tremont con soporte de instrucciones MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PCLMUL, RDRND, XSAVE, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, UMIP, GFNI-SSE, CLWB, ENCLV y extensiones 64-bit. Esta opción está disponible a partir de GCC 9 y Clang 7.
westmere	Intel Westmere con soporte de instrucciones MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PCLMUL y extensiones 64-bit. Esta opción está disponible a partir de GCC 4.9.
yonah	Procesadores basados en la microarquitectura de Pentium M, con soporte de instrucciones MMX, SSE, SSE2 y SSE3.
AMD
amdfam10, barcelona	Procesadores basados en AMD Family 10h core con soporte de instrucciones x86-64 (MMX, SSE, SSE2, SSE3, SSE4A, 3DNow!, enhanced 3DNow!, ABM y extensiones 64-bit). Esta opción está disponible a partir de GCC 4.3. La definición barcelona está disponible a partir de Clang 3.6.
athlon, athlon-tbird	AMD Athlon con soporte de instrucciones MMX, 3DNow!, enhanced 3DNow! y SSE prefetch.
athlon4, athlon-xp, athlon-mp	Versiones mejoradas de AMD Athlon con soporte de instrucciones MMX, 3DNow!, enhanced 3DNow! y full SSE.
bdver1	Procesadores basados en AMD Family 15h core con soporte de instrucciones x86-64 (FMA4, AVX, XOP, LWP, AES, PCL_MUL, CX16, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM y extensiones 64-bit). Esta opción está disponible a partir de GCC 4.7.
bdver2	Procesadores basados en AMD Family 15h core con soporte de instrucciones x86-64 (BMI, TBM, F16C, FMA, LWP, AVX, XOP, LWP, AES, PCL_MUL, CX16, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM y extensiones 64-bit). Esta opción está disponible a partir de GCC 4.7.
bdver3	Procesadores basados en AMD Family 15h core con soporte de instrucciones x86-64 (FMA4, AVX, XOP, LWP, AES, PCL_MUL, CX16, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM y extensiones 64-bit). Esta opción está disponible a partir de GCC 4.8 y Clang 3.4.
bdver4	Procesadores basados en AMD Family 15h core con soporte de instrucciones x86-64 (BMI, BMI2, TBM, F16C, FMA, FMA4, FSGSBASE, AVX, AVX2, XOP, LWP, AES, PCL_MUL, CX16, MOVBE, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM y extensiones 64-bit). Esta opción está disponible a partir de GCC 4.9 y Clang 3.5.
btver1	Procesadores basados en AMD Family 14h core con soporte de instrucciones x86-64 (MMX, SSE, SSE2, SSE3, SSE4A, CX16, ABM y extensiones 64-bit). Esta opción está disponible a partir de GCC 4.6.
btver2	Procesadores basados en AMD Family 16h core con soporte de instrucciones x86-64 (MOVBE, F16C, BMI, AVX, PCL_MUL, AES, SSE4.2, SSE4.1, CX16, ABM, SSE4A, SSSE3, SSE3, SSE2, SSE, MMX y extensiones 64-bit). Esta opción está disponible a partir de GCC 4.8.
geode	AMD integrado con soporte de instrucciones MMX y 3DNow!. Esta opción está disponible a partir de GCC 4.3.
k6	AMD K6 con soporte de instrucciones MMX.
k6-2, k6-3	Versiones mejoradas de AMD K6 con soporte de instrucciones MMX y 3DNow!.
k8, opteron, athlon64, athlon-fx	Procesadores basados en AMD K8 core con soporte de instrucciones x86-64 (MMX, SSE, SSE2, 3DNow!, enhanced 3DNow! y extensiones 64-bit).
k8-sse3, opteron-sse3, athlon64-sse3	Versiones mejoradas de AMD K8 core con soporte de instrucciones SSE3. Esta opción está disponible a partir de GCC 4.3.
znver1	Procesadores basados en AMD Family 17h core con soporte de instrucciones x86-64 (BMI, BMI2, F16C, FMA, FSGSBASE, AVX, AVX2, ADCX, RDSEED, MWAITX, SHA, CLZERO, AES, PCL_MUL, CX16, MOVBE, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM, XSAVEC, XSAVES, CLFLUSHOPT, POPCNT y extensiones 64-bit). Esta opción está disponible a partir de GCC 6 y Clang 4.
znver2	Procesadores basados en AMD Family 17h core con soporte de instrucciones x86-64 (BMI, BMI2, ,CLWB, F16C, FMA, FSGSBASE, AVX, AVX2, ADCX, RDSEED, MWAITX, SHA, CLZERO, AES, PCL_MUL, CX16, MOVBE, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM, XSAVEC, XSAVES, CLFLUSHOPT, POPCNT y extensiones 64-bit). Esta opción está disponible a partir de GCC 9 y Clang 9.
znver3	Procesadores basados en AMD Family 19h core con soporte de instrucciones x86-64 (BMI, BMI2, CLWB, F16C, FMA, FSGSBASE, AVX, AVX2, ADCX, RDSEED, MWAITX, SHA, CLZERO, AES, PCLMUL, CX16, MOVBE, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM, XSAVEC, XSAVES, CLFLUSHOPT, POPCNT, RDPID, WBNOINVD, PKU, VPCLMULQDQ, VAES) y extensiones 64-bit. Esta opción está disponible a partir de GCC 11 y Clang 12.
znver4	Procesadores basados en AMD Family 19h core con soporte de instrucciones x86-64 (BMI, BMI2, CLWB, F16C, FMA, FSGSBASE, AVX, AVX2, ADCX, RDSEED, MWAITX, SHA, CLZERO, AES, PCLMUL, CX16, MOVBE, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM, XSAVEC, XSAVES, CLFLUSHOPT, POPCNT, RDPID, WBNOINVD, PKU, VPCLMULQDQ, VAES, AVX512F, AVX512DQ, AVX512IFMA, AVX512CD, AVX512BW, AVX512VL, AVX512BF16, AVX512VBMI, AVX512VBMI2, AVX512VNNI, AVX512BITALG, AVX512VPOPCNTDQ, GFNI) y extensiones 64-bit. Esta opción está disponible a partir de GCC 12.3 y Clang 16.
znver5	Procesadores basados en AMD Family 1ah core con soporte de instrucciones x86-64 (BMI, BMI2, CLWB, F16C, FMA, FSGSBASE, AVX, AVX2, ADCX, RDSEED, MWAITX, SHA, CLZERO, AES, PCLMUL, CX16, MOVBE, MMX, SSE, SSE2, SSE3, SSE4A, SSSE3, SSE4.1, SSE4.2, ABM, XSAVEC, XSAVES, CLFLUSHOPT, POPCNT, RDPID, WBNOINVD, PKU, VPCLMULQDQ, VAES, AVX512F, AVX512DQ, AVX512IFMA, AVX512CD, AVX512BW, AVX512VL, AVX512BF16, AVX512VBMI, AVX512VBMI2, AVX512VNNI, AVX512BITALG, AVX512VPOPCNTDQ, GFNI, AVXVNNI, MOVDIRI, MOVDIR64B, AVX512VP2INTERSECT, PREFETCHI) y extensiones 64-bit. Esta opción está disponible a partir de GCC 14.

Optimizaciones adicionales

Optimizaciones adicionales
GCC
Graphite
`$ export {C,CXX}FLAGS+=' -ftree-loop-linear -floop-strip-mine -floop-block'`
IPA
`$ export {C,CXX}FLAGS+=' -fipa-pta'`
LTO
`$ export {C,CXX}FLAGS+=' -fuse-linker-plugin -flto=auto'`
En versiones inferiores a GCC 10, sustituir auto por el número de núcleos que tenga nuestro procesador. Si sólo tiene uno, utilizar el parámetro -flto
Clang
Polly
`$ export {C,CXX}FLAGS+=' -O3 -mllvm -polly -mllvm -polly-vectorizer=stripmine'`
LTO
`$ export AR=llvm-ar RANLIB=llvm-ranlib NM=llvm-nm $ export {C,CXX}FLAGS+=' -flto'`
ThinLTO
`$ export AR=llvm-ar RANLIB=llvm-ranlib NM=llvm-nm $ export {C,CXX}FLAGS+=' -flto=thin'`
La aplicación de esta optimización es alternativa a la tradicional LTO, a partir de Clang 3.9 y, por lo tanto, no es combinable con la misma.
Unified LTO
LTO >> ThinLTO
`$ export AR=llvm-ar RANLIB=llvm-ranlib NM=llvm-nm $ export {C,CXX}FLAGS+=' -flto -funified-lto' $ export LDFLAGS+=' -Wl,--lto=thin'`
ThinLTO >> LTO
`$ export AR=llvm-ar RANLIB=llvm-ranlib NM=llvm-nm $ export {C,CXX}FLAGS+=' -flto=thin -funified-lto' $ export LDFLAGS+=' -Wl,--lto=full'`
La aplicación de esta optimización es aplicable, a partir de Clang 17, y sólo es combinable con LLD.

Parámetros adicionales

Parámetros adicionales de eliminación de avisos en el proceso de compilación
`$ export {C,CXX}FLAGS+=' -w'`

Establecer la ruta de búsqueda de directorios de librerías en sistemas de 64 bits multiarquitectura
`$ export LDFLAGS+=" -L/usr/lib64 -L/usr/local/lib64 -L/opt/gcc14/lib64"`
Cada usuario tendrá que establecer la ruta de búsqueda de directorios, en función de la distribución que utilice.

Establecer el uso de enlazador dinámico para Mold
`$ export LDFLAGS+=' -fuse-ld=mold'`

Establecer el uso de enlazador dinámico para LLD
Clang
`$ export LDFLAGS+=' -fuse-ld=lld'`
Optimizaciones complementarias LTO/ThinLTO de LLD
`$ export LDFLAGS+=' -Wl,--lto-aa-pipeline=globals-aa -Wl,--lto-newpm-passes=memcpyopt'`
Optimizaciones complementarias LTO de LLD
`$ export LDFLAGS+=" -Wl,--lto-partitions=$(expr $(nproc) / 2)"`
Optimizaciones complementarias ThinLTO de LLD
`$ export LDFLAGS+=" -Wl,--thinlto-jobs=$(expr $(nproc) / 2)"`

Establecer la variable de entorno de uso de compilador para Clang
`$ export CC=clang CXX=clang++`

Extracción y Configuración

$ tar zxvf
tor-0.4.8.13.tar.gz

$ cd tor-0.4.8.13

$ ./configure --sysconfdir=/etc --localstatedir=/var \

--disable-unittests --enable-{lzma,zstd}

Explicación de los comandos

--sysconfdir=/etc : Instala los archivos de configuración de Tor en /etc/tor.

--localstatedir=/var : Utiliza el directorio /var para los archivos de estado en lugar de /usr/local/var.
--disable-unittests : Desactiva la creación de los tests del programa para acelerar el tiempo de compilación.

--enable-{lzma,zstd} : Activa el soporte de los algoritmos de compresión, LZMA y ZSTD, mediante el uso de las librerías Liblzma y Libzstd.

Compilación

$ make

Parámetros de compilación opcionales

V=1 : Muestra más información en el proceso de compilación.

-j$(nproc) : Establece el número de procesos de compilación en paralelo, en función del número de núcleos e hilos que tenga nuestro procesador, tomando como referencia la información mostrada por el sistema con el comando correspondiente. Si nuestro procesador es mononúcleo de un solo hilo, no añadir esta opción.

Instalación como root

$ su -c "make install-strip"

Estadísticas de Compilación e Instalación de Tor

Estadísticas de Compilación e Instalación de Tor
CPU	AMD Ryzen 5 5500
MHz	3600 (BoostMax=4457)
RAM	32 GB
Sistema de archivos	XFS
Versión del Kernel	6.11.5-ml SMP PREEMPT_DYNAMIC x86_64
Modo de frecuencia de la CPU	powersave (balance performance)
Planificador de CPU	BMQ
Versión de Glibc	2.40
Enlazador dinámico	LLD 19.1.2
Compilador	Clang 19.1.2
Parámetros de optimización	-03 -march=znver3 -mtune=znver3 -mllvm -polly -mllvm -polly-vectorizer=stripmine -flto -funified-lto -Wl,--lto=thin -Wl,--thinlto-jobs=6 -Wl,--lto-aa-pipeline=globals-aa -Wl,--lto-newpm-passes=memcpyopt
Parámetros de compilación	V=1 -j12
Tiempo de compilación	9"
Archivos instalados	18
Archivos instalados
Ocupación de espacio en disco	23,6 MB

Consumo inicial de CPU y RAM de Tor

Consumo inicial de CPU y RAM de Tor
Programa	CPU	RAM
tor	0 %	73,7 MB
Para medir el consumo de CPU se utiliza el programa top, y para medir el consumo de RAM se utiliza el script de Python, ps_mem.py, creado por Pádraig Brady, que podemos encontrar en este enlace.

Desinstalación como root

1) MODO TRADICIONAL

En el directorio de compilación ejecutamos el siguiente comando:

$ su -c "make uninstall"

2) MODO MANUALINUX

El principal inconveniente del comando anterior es que tenemos que tener el directorio de compilación en nuestro sistema para poder desinstalar el programa. En algunos casos esto supone muchos megas de espacio en disco. Con el paquete de scripts que pongo a continuación logramos evitar el único inconveniente que tiene la compilación de programas, y es el tema de la desinstalación de los mismos sin la necesidad de tener obligatoriamente una copia de las fuentes compiladas.

tor-0.4.8.13-scripts.tar.gz

$ su

# tar zxvf tor-0.4.8.13-scripts.tar.gz

# cd tor-0.4.8.13-scripts

# ./Desinstalar_tor-0.4.8.13

Copia de Seguridad como root

Con este otro script creamos una copia de seguridad de los binarios compilados, recreando la estructura de directorios de los mismos en un directorio de copias de seguridad (copibin) que se crea en el directorio /var. Cuando se haya creado el paquete comprimido de los binarios podemos copiarlo como usuario a nuestro home y borrar el que ha creado el script de respaldo, teniendo en cuenta que si queremos volver a restaurar la copia, tendremos que volver a copiarlo al lugar donde se ha creado.

$ su

# tar zxvf tor-0.4.8.13-scripts.tar.gz

# cd tor-0.4.8.13-scripts

# ./Respaldar_tor-0.4.8.13

Restaurar la Copia de Seguridad como root

Y con este otro script (que se copia de forma automática cuando creamos la copia de respaldo del programa) restauramos la copia de seguridad como root cuando resulte necesario.

$ su

# cd /var/copibin/restaurar_copias

# ./Restaurar_tor-0.4.8.13

Privoxy

Instalación

Dependencias

Herramientas de Compilación

Entre paréntesis la versión que la que se ha compilado Privoxy para la elaboración de este documento.

* GCC - (14.2.0) o Clang - (19.1.2)
* M4 - (1.4.19)
* Make - (4.4.1)
* Automake - (1.17)
* Autoconf - (2.72)

Librerías de Desarrollo

* Brotli - (1.1.0)
* OpenSSL - (3.3.2)
* PCRE - (8.45)
* Zlib - (1.3.1)

Descarga

privoxy-3.0.34-stable-src.tar.gz

Optimizaciones

Optimizaciones adicionales

Optimizaciones adicionales
GCC
Graphite
`$ export {C,CXX}FLAGS+=' -ftree-loop-linear -floop-strip-mine -floop-block'`
IPA
`$ export {C,CXX}FLAGS+=' -fipa-pta'`
LTO
`$ export {C,LD}FLAGS+=' -fuse-linker-plugin -flto=auto'`
En versiones inferiores a GCC 10, sustituir auto por el número de núcleos que tenga nuestro procesador. Si sólo tiene uno, utilizar el parámetro -flto
Clang
Polly
`$ export {C,CXX}FLAGS+=' -O3 -mllvm -polly -mllvm -polly-vectorizer=stripmine'`
LTO
`$ export {C,LD}FLAGS+=' -flto'`
ThinLTO
`$ export {C,LD}FLAGS+=' -flto=thin'`
La aplicación de esta optimización es alternativa a la tradicional LTO, a partir de Clang 3.9 y, por lo tanto, no es combinable con la misma.
Unified LTO
LTO >> ThinLTO
`$ export {C,CXX}FLAGS+=' -flto -funified-lto' $ export LDFLAGS+=' -Wl,--lto=thin'`
ThinLTO >> LTO
`$ export {C,CXX}FLAGS+=' -flto=thin -funified-lto' $ export LDFLAGS+=' -Wl,--lto=full'`
La aplicación de esta optimización es aplicable, a partir de Clang 17, y sólo es combinable con LLD.

Parámetros adicionales

Parámetros adicionales de eliminación de avisos en el proceso de compilación
`$ export {C,CXX}FLAGS+=' -w'`

Establecer la ruta de búsqueda de directorios de librerías en sistemas de 64 bits multiarquitectura
`$ export LDFLAGS+=" -L/usr/lib64 -L/usr/local/lib64 -L/opt/gcc14/lib64"`
Cada usuario tendrá que establecer la ruta de búsqueda de directorios, en función de la distribución que utilice.

Establecer el uso de enlazador dinámico para Mold
`$ export LDFLAGS+=' -fuse-ld=mold'`

Establecer el uso de enlazador dinámico para LLD
Clang
`$ export LDFLAGS+=' -fuse-ld=lld'`
Optimizaciones complementarias LTO/ThinLTO de LLD
`$ export LDFLAGS+=' -Wl,--lto-aa-pipeline=globals-aa -Wl,--lto-newpm-passes=memcpyopt'`
Optimizaciones complementarias LTO de LLD
`$ export LDFLAGS+=" -Wl,--lto-partitions=$(expr $(nproc) / 2"`
Optimizaciones complementarias ThinLTO de LLD
`$ export LDFLAGS+=" -Wl,--thinlto-jobs=$(expr $(nproc) / 2"`

Establecer la variable de entorno de uso de compilador para Clang
`$ export CC=clang CXX=clang++`

Crear el usuario y el grupo privoxy

Los programadores de Privoxy no recomiendan ejecutar el programa como root, así que editaremos los respectivos archivos de configuración y añadiremos el usuario y el grupo privoxy a continuación de la última línea de texto de estos archivos, lo que aparece en color rojo. En el archivo /etc/group sustituir mi nombre de usuario (jose) de mi sistema por el de cada usuario en particular, con esto podremos editar los archivos de configuración desde la interfaz web de configuración de Privoxy.

1) /etc/passwd

partimag:x:77:108::/home/partimag:/bin/bash

nscd:x:78:78:system user for glibc:/:/bin/false

haldaemon:x:79:79:system user for hal:/:/sbin/nologin

messagebus:x:80:110:system user for dbus:/:/sbin/nologin

avahi:x:81:111:system user for avahi:/var/avahi:/bin/false

privoxy:x:7777:7777:privoxy proxy:/no/home:/no/shell

2) /etc/group

haldaemon:x:79:

messagebus:x:110:

mlocate:x:500:jose,root

slocate:x:503:jose,root

dialout:x:5:root,jose

avahi:x:111:

tape:x:250:jose,root

netdev:x:220:jose,root

privoxy:x:7777:jose

Extracción y Configuración

$ tar zxvf privoxy-3.0.34-stable-src.tar.gz

$ cd privoxy-3.0.34-stable

$ autoheader; autoconf

$ ./configure --sysconfdir=/etc/privoxy --localstatedir=/var \

--with-user=privoxy --with-group=privoxy --with-openssl --with-brotli

Explicación de los comandos

--sysconfdir=/etc/privoxy : Instala los archivos de configuración de Privoxy en /etc/privoxy.
--localstatedir=/var : Usa el directorio /var para los archivos de estado en lugar de /usr/local/var.

--with-user=privoxy : Le indicamos que instale el programa y los archivos de configuración con el usuario privoxy como propietario de los mismos, nos permitirá editar los archivos de configuración sin necesidad de ser el root.
--with-group=privoxy : Le indicamos que instale el programa y los archivos de configuración con el grupo privoxy, al que pertenece el usuario privoxy.

--with-openssl : Activa el filtrado de trafico web bajo el protocolo SSL, mediante el soporte de OpenSSL.
--with-brotli : Activa el soporte de descompresión de datos, mediante el uso de la librería Brotli.

Compilación

$ make

Parámetros de compilación opcionales

Instalación como root

$ su

# make install-strip

# sed -i 's:/usr/local/etc/privoxy/config:/etc/privoxy/config:' /etc/init.d/privoxy

# sed -e '3i# Privoxy' -e '3a# chkconfig: 2345 90 10' -e '3a# description: Proxy' -i /etc/init.d/privoxy

# chkconfig --level 2345 privoxy on (activamos los niveles de ejecución de inicio de Privoxy)

Explicación de los comandos

sed -i 's:/usr/local/etc/privoxy/config:/etc/privoxy/config:' /etc/init.d/privoxy : Con el uso del comando sed, modificamos el script de inicio del programa para corregir la ruta a los archivos de configuración del mismo, que por defecto está en /usr/local/etc/privoxy.

sed -e '3i# Privoxy' -e '3a# chkconfig: 2345 90 10' -e '3a# description: Proxy' -i /etc/init.d/privoxy : También modificamos el formato del script para que sea aceptado por el programa chkconfig. Hacer sólo esto en distribuciones basadas en Red Hat (OpenMandriva, Fedora, openSUSE, etc).

chkconfig --level 2345 privoxy on : Activamos los niveles de ejecución de inicio de Privoxy en distribuciones basadas en Red Hat (OpenMandriva, Fedora, openSUSE, etc).

Estadísticas de Compilación e Instalación de Privoxy

Estadísticas de Compilación e Instalación de Privoxy
CPU	AMD Ryzen 5 5500
MHz	3600 (BoostMax=4457)
RAM	32 GB
Sistema de archivos	XFS
Versión del Kernel	6.11.5-ml SMP PREEMPT_DYNAMIC x86_64
Modo de frecuencia de la CPU	powersave (balance performance)
Planificador de CPU	BMQ
Versión de Glibc	2.40
Enlazador dinámico	LLD 19.1.2
Compilador	Clang 19.1.2
Parámetros de optimización	-03 -march=znver3 -mtune=znver3 -mllvm -polly -mllvm -polly-vectorizer=stripmine -flto -funified-lto -Wl,--lto=thin -Wl,--thinlto-jobs=6 -Wl,--lto-aa-pipeline=globals-aa -Wl,--lto-newpm-passes=memcpyopt
Parámetros de compilación	-j12
Tiempo de compilación	1"
Archivos instalados	93
Archivos instalados
Enlaces simbólicos creados	8
Enlaces simbólicos creados
Ocupación de espacio en disco	2,4 MB

Consumo inicial de CPU y RAM de Privoxy

Consumo inicial de CPU y RAM de Privoxy
Programa	CPU	RAM
privoxy	0 %	4,6 MB
Para medir el consumo de CPU se utiliza el programa top, y para medir el consumo de RAM se utiliza el script de Python, ps_mem.py, creado por Pádraig Brady, que podemos encontrar en este enlace.

Desinstalación como root

1) MODO TRADICIONAL

En el directorio de compilación ejecutamos el siguiente comando:

$ su -c "make uninstall"

2) MODO MANUALINUX

privoxy-3.0.34-stable-scripts.tar.gz

$ su

# tar zxvf privoxy-3.0.34-stable-scripts.tar.gz

# cd privoxy-3.0.34-stable-scripts

# ./Desinstalar_privoxy-3.0.34-stable

Copia de Seguridad como root

$ su

# tar zxvf privoxy-3.0.34-stable-scripts.tar.gz

# cd privoxy-3.0.34-stable-scripts

# ./Respaldar_privoxy-3.0.34-stable

Restaurar la Copia de Seguridad como root

$ su

# cd /var/copibin/restaurar_copias

# ./Restaurar_privoxy-3.0.34-stable

Configuración de Tor+Privoxy

Tor no necesita ninguna configuración especial, la edición de /etc/tor/torrc es para usuarios avanzados donde se puede editar, que servidores van a componer el circuito de 3 que Tor crea entre nosotros y el ordenador al que hemos envíado la petición. Hay que decir que cada 10 minutos Tor comprueba la estabilidad del circuito y si existe algún problema, cambia los servidores que lo componen. Por eso es mejor iniciar Tor siempre en una ventana de terminal y como usuario para poder visualizar las incidencias del funcionamiento del mismo.

Para que Privoxy funcione con Tor tenemos que editar el archivo de configuración de Privoxy, /etc/privoxy/config y descomentar la línea "forward-socks5t / localhost: 9050 .", lo abrimos con un editor de texto y nos vamos a la línea 1455 y la descomentamos borrando el símbolo #.

#  Examples:

#

#      From the company example.com, direct connections are made to all

#      "internal" domains, but everything outbound goes through their

#      ISP's proxy by way of example.com's corporate SOCKS 4A gateway

#      to the Internet.

#

#        forward-socks4a  
/      
socks-gw.example.com:1080   
www-cache.isp.example.net:8080 

#       
forward          
.example.com        .

#

#

#      A rule that uses a SOCKS 4 gateway for all destinations but no

#      HTTP parent looks like this:

#

#        forward-socks4  
/              
socks-gw.example.com:1080  .

#

#

#      To chain Privoxy and Tor, both running on the same system,

#      you would use something like:

#

       
forward-socks5t  
/              
127.0.0.1:9050 .



#

#

Si estamos actualizando a una nueva versión de Privoxy, tendremos que comparar y editar los archivos: config, trust, match-all-action, user.action y user.filter ubicados en /etc/privoxy con los que instale la nueva versión de Privoxy: config.new, trust.new, match-all-action, user.action.new y user.filter.new, ya que éste no sobreescribe la configuración que tengamos de la versión anterior. Lo mejor que podemos hacer es editar los archivos nuevos instalados y guardarlos como los predefinidos, siempre y cuando tengan novedades respecto a los anteriores.

Cuando lo tengamos todo claro, iniciamos Privoxy, para no tener que reiniciar el sistema, ejecutamos el script de inicio como root, ojo que esto no significa que ejecutemos Privoxy como root:

$ su -c "/etc/init.d/privoxy start"

Y comprobamos mediante el comando top, el usuario al que pertenece el proceso:

top - 20:08:14 up  1:47,  8 users,  load average: 0.73, 0.85, 0.82

Tasks:  85 total,   2 running,  83 sleeping,   0 stopped,   0 zombie

Cpu(s): 14.1%us,  3.6%sy,  0.0%ni, 81.6%id,  0.0%wa,  0.7%hi,  0.0%si,  0.0%st

Mem:    126628k total,   120840k
used,     5788k
free,       16k buffers

Swap:   763556k total,   177360k used,   586196k free,    28176k cached



  PID USER      PR  NI 
VIRT  RES  SHR S %CPU %MEM    TIME+ 
COMMAND

 7936 root      20   0 
2180  976  768 R  0.7  0.8   0:03.28 top

 7827 jose      20   0 12260
2792  428 S  0.0  2.2   0:01.10 idesk

 7793 privoxy   20   0  2500  272  272 S  0.0  0.2   0:00.10 privoxy

Configuración de los Navegadores

Voy a poner como ejemplo, Mozilla Firefox, pero esto es válido para cualquier otro navegador. En la web de Tor existen más ejemplos de configuración de aplicaciones que pueden usar Tor junto con Privoxy o por separado.

En las preferencias de Mozilla Firefox en Avanzado >> Red >> Conexión, seleccionamos Configuración...

Y añadimos lo siguiente:

Iniciamos Tor

Bien, como Privoxy ya está funcionando, ya sólo nos queda iniciar Tor, abrimos una terminal y tecleamos tor. Decir que esto lo podemos convertir perfectamente en un atajo de teclado, que en mi caso usando Fluxbox lo configuro de esta manera editando el archivo ~/.fluxbox/keys

Control
Mod1 t :execcommand rxvt -e tor

La pantalla que viene a continuación es la que se inicia cuando ejecuto este atajo de teclado,

La primera vez que se ejecute Tor se descargará la lista de servidores con los que va a trabajar y que se aloja en ~/.tor/cached-microdesc-consensus. Esta caché se actualiza cada vez que se inicia Tor.

Ya solo nos queda iniciar el navegador y comprobar nuestra IP,

Para acceder a la interfaz web de configuración de Privoxy escribimos la dirección: http://p.p en el navegador, y desde la misma podremos cambiar la configuración de filtrado del proxy.

Enlaces

http://www.torproject.org >> La web de Tor.

http://privoxy.org >> La web de Privoxy.